Hardver leíró nyelvet alkalmazva tervezzen és implementáljon időkód processzor kártya számára IRIG B kódert és dekódert. Az implementálást Kintex FPGA-t tartalmazó Xilinx evaluation board-on végezze. Tervezzen az IRIG B motor köré vezérlő logikát, amely tartalmaz egy külső GNSS vevő aszinkron soros portos interfészt, 1 PPS be- illetve kimenetet, és a host rendszerrel kapcsolatot tartó JTAG virtual I/O interfészt. A létrehozott rendszer IRIG B kimenete legyen képes a GNSS vevőből aszinkron soros porton érkező pontos idő adatból, illetve a belőle érkező 1PPS jelből származtatni. Ha GNSS vétel nem áll rendelkezésre, akkor az IRIG B kimenetet egy külső 1PPS bejövő jelet, illetve a host felől feltöltött pontos idő információt felhasználva kell generálni. Ilyenkor az FPGA-ba implementált valós idejű óra legyen az IRIG B kimenőjel alapja, hogy elegendő legyen a host felől az időt csak ritkán pontosítani. A megvalósított IRIG B vevő legyen képes külső forrásból érkező IRIG B jel dekódolására, és a dekódo